miun.sePublikationer
Ändra sökning
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf
Trade-offs for high yield in 90 nm subthreshold floating-gate circuits by Monte Carlo simulations
Mittuniversitetet, Fakulteten för naturvetenskap, teknik och medier, Institutionen för informationsteknologi och medier. (Electronics design division)
Department of Informatics, University of Oslo.
2008 (Engelska)Ingår i: Proceedings of IFIP VLSI-SOC Conference 2008: Rhodes, Greece, October 2008, 2008Konferensbidrag, Publicerat paper (Refereegranskat)
Abstract [en]

The work described in this paper is performed toestimate the influence of statistical process variations andtransistor mismatch that occurs in fabrication and affectfloating-gate digital circuits. These effects will affect and reduce“yield” (percentage of fully functional circuits). Monte Carlosimulations have been performed in a 90 nm to estimate theyield for manufactured floating-gate circuits running withsubthreshold power supply. The power supply, floating-gatecharge voltage (VFGP and VFGN) and transistor sizes have beenvaried during the simulations and the yield has been observed.The simulation results shows that by doubling the minimumsize transistors (length and width) the yield can be much betterthan for minimum size version. A yield of 100% can though notbe expected if the power supply is scaled down below 250 mV.

 

Ort, förlag, år, upplaga, sidor
2008.
Nyckelord [en]
low power, digital CMOS, subthreshold, floating-gate design
Nationell ämneskategori
Elektroteknik och elektronik
Identifikatorer
URN: urn:nbn:se:miun:diva-7570OAI: oai:DiVA.org:miun-7570DiVA, id: diva2:127776
Projekt
STC - Sensible Things that CommunicateTillgänglig från: 2009-01-07 Skapad: 2008-12-10 Senast uppdaterad: 2010-03-16Bibliografiskt granskad
Ingår i avhandling
1. Limitations of subthreshold digital floating-gate circuits in present and future nanoscale CMOS technologies
Öppna denna publikation i ny flik eller fönster >>Limitations of subthreshold digital floating-gate circuits in present and future nanoscale CMOS technologies
2008 (Engelska)Doktorsavhandling, sammanläggning (Övrigt vetenskapligt)
Ort, förlag, år, upplaga, sidor
Sundsvall: Mid Sweden University, 2008. s. 129
Serie
Mid Sweden University doctoral thesis, ISSN 1652-893X ; 54
Nationell ämneskategori
Elektroteknik och elektronik
Identifikatorer
urn:nbn:se:miun:diva-7567 (URN)978-91-85317-97-4 (ISBN)
Disputation
(Engelska)
Handledare
Tillgänglig från: 2008-12-10 Skapad: 2008-12-10 Senast uppdaterad: 2011-02-06Bibliografiskt granskad

Open Access i DiVA

fulltext(74 kB)552 nedladdningar
Filinformation
Filnamn FULLTEXT01.pdfFilstorlek 74 kBChecksumma SHA-512
15178629fc3862625479e5475d63c52ef6af31a400d417907b4ac99dfd6b05bae561b8df43e90519db6d5ac16bcb4969fa2e9cf978a62490391993dee7e3b008
Typ fulltextMimetyp application/pdf

Personposter BETA

Alfredsson, Jon

Sök vidare i DiVA

Av författaren/redaktören
Alfredsson, Jon
Av organisationen
Institutionen för informationsteknologi och medier
Elektroteknik och elektronik

Sök vidare utanför DiVA

GoogleGoogle Scholar
Totalt: 552 nedladdningar
Antalet nedladdningar är summan av nedladdningar för alla fulltexter. Det kan inkludera t.ex tidigare versioner som nu inte längre är tillgängliga.

urn-nbn

Altmetricpoäng

urn-nbn
Totalt: 695 träffar
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf