miun.sePublikasjoner
Endre søk
RefereraExporteraLink to record
Permanent link

Direct link
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Annet format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annet språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf
Trade-offs for high yield in 90 nm subthreshold floating-gate circuits by Monte Carlo simulations
Mittuniversitetet, Fakulteten för naturvetenskap, teknik och medier, Institutionen för informationsteknologi och medier. (Electronics design division)
Department of Informatics, University of Oslo.
2008 (engelsk)Inngår i: Proceedings of IFIP VLSI-SOC Conference 2008: Rhodes, Greece, October 2008, 2008Konferansepaper, Publicerat paper (Fagfellevurdert)
Abstract [en]

The work described in this paper is performed toestimate the influence of statistical process variations andtransistor mismatch that occurs in fabrication and affectfloating-gate digital circuits. These effects will affect and reduce“yield” (percentage of fully functional circuits). Monte Carlosimulations have been performed in a 90 nm to estimate theyield for manufactured floating-gate circuits running withsubthreshold power supply. The power supply, floating-gatecharge voltage (VFGP and VFGN) and transistor sizes have beenvaried during the simulations and the yield has been observed.The simulation results shows that by doubling the minimumsize transistors (length and width) the yield can be much betterthan for minimum size version. A yield of 100% can though notbe expected if the power supply is scaled down below 250 mV.

 

sted, utgiver, år, opplag, sider
2008.
Emneord [en]
low power, digital CMOS, subthreshold, floating-gate design
HSV kategori
Identifikatorer
URN: urn:nbn:se:miun:diva-7570OAI: oai:DiVA.org:miun-7570DiVA, id: diva2:127776
Prosjekter
STC - Sensible Things that CommunicateTilgjengelig fra: 2009-01-07 Laget: 2008-12-10 Sist oppdatert: 2010-03-16bibliografisk kontrollert
Inngår i avhandling
1. Limitations of subthreshold digital floating-gate circuits in present and future nanoscale CMOS technologies
Åpne denne publikasjonen i ny fane eller vindu >>Limitations of subthreshold digital floating-gate circuits in present and future nanoscale CMOS technologies
2008 (engelsk)Doktoravhandling, med artikler (Annet vitenskapelig)
sted, utgiver, år, opplag, sider
Sundsvall: Mid Sweden University, 2008. s. 129
Serie
Mid Sweden University doctoral thesis, ISSN 1652-893X ; 54
HSV kategori
Identifikatorer
urn:nbn:se:miun:diva-7567 (URN)978-91-85317-97-4 (ISBN)
Disputas
(engelsk)
Veileder
Tilgjengelig fra: 2008-12-10 Laget: 2008-12-10 Sist oppdatert: 2011-02-06bibliografisk kontrollert

Open Access i DiVA

fulltekst(74 kB)535 nedlastinger
Filinformasjon
Fil FULLTEXT01.pdfFilstørrelse 74 kBChecksum SHA-512
15178629fc3862625479e5475d63c52ef6af31a400d417907b4ac99dfd6b05bae561b8df43e90519db6d5ac16bcb4969fa2e9cf978a62490391993dee7e3b008
Type fulltextMimetype application/pdf

Personposter BETA

Alfredsson, Jon

Søk i DiVA

Av forfatter/redaktør
Alfredsson, Jon
Av organisasjonen

Søk utenfor DiVA

GoogleGoogle Scholar
Totalt: 535 nedlastinger
Antall nedlastinger er summen av alle nedlastinger av alle fulltekster. Det kan for eksempel være tidligere versjoner som er ikke lenger tilgjengelige

urn-nbn

Altmetric

urn-nbn
Totalt: 675 treff
RefereraExporteraLink to record
Permanent link

Direct link
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Annet format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annet språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf