miun.sePublikasjoner
Endre søk
RefereraExporteraLink to record
Permanent link

Direct link
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Annet format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annet språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf
Pseudo floating-gate design limitations in Nano-CMOS with low power supply
Mittuniversitetet, Fakulteten för naturvetenskap, teknik och medier, Institutionen för informationsteknologi och medier. (Electronics design division)
Department of Informatics, University of Oslo.
2008 (engelsk)Inngår i: Proceedings of IFIP VLSI-SOC Conference 2008: Rhodes, Greece, October 2008, 2008Konferansepaper, Publicerat paper (Fagfellevurdert)
Abstract [en]

This paper shows simulation results from a recentlyproposed Pseudo Floating-Gate (PFG) technique for use insubthreshold. The design and simulations is performed in a 120nm process CMOS technology and show that there arelimitations that will make subthreshold PFG very difficult tomanufacture with full functionality. The simulations showlimitations in fan-in that will contribute to making it harder tomanufacture structures that have small area or a higharithmetic complexity per active element. It also showbandwidth limitations for the input and output signals.As a complement to the simulations of our PFG design we havealso made a summary of several different kinds of PFGtechniques that are previously developed and some of theirlimitations. The summary also tries to determine where thePFG techniques originates from and present an overview of themost obvious limitations they have.

 

sted, utgiver, år, opplag, sider
2008.
Emneord [en]
low power digital cmos subthreshold floating-gate design
HSV kategori
Identifikatorer
URN: urn:nbn:se:miun:diva-7568OAI: oai:DiVA.org:miun-7568DiVA, id: diva2:127774
Prosjekter
STC - Sensible Things that CommunicateTilgjengelig fra: 2009-01-07 Laget: 2008-12-10 Sist oppdatert: 2010-03-16bibliografisk kontrollert
Inngår i avhandling
1. Limitations of subthreshold digital floating-gate circuits in present and future nanoscale CMOS technologies
Åpne denne publikasjonen i ny fane eller vindu >>Limitations of subthreshold digital floating-gate circuits in present and future nanoscale CMOS technologies
2008 (engelsk)Doktoravhandling, med artikler (Annet vitenskapelig)
sted, utgiver, år, opplag, sider
Sundsvall: Mid Sweden University, 2008. s. 129
Serie
Mid Sweden University doctoral thesis, ISSN 1652-893X ; 54
HSV kategori
Identifikatorer
urn:nbn:se:miun:diva-7567 (URN)978-91-85317-97-4 (ISBN)
Disputas
(engelsk)
Veileder
Tilgjengelig fra: 2008-12-10 Laget: 2008-12-10 Sist oppdatert: 2011-02-06bibliografisk kontrollert

Open Access i DiVA

fulltekst(68 kB)561 nedlastinger
Filinformasjon
Fil FULLTEXT01.pdfFilstørrelse 68 kBChecksum SHA-512
9d1f0ff63c4a77bceda5383bf385587ba8fb2e040b6002c89abb39147ce60d8ff6facd3fdd26db9e4ca011fc58b55e13125481ba320b7277d996524bc44758c5
Type fulltextMimetype application/pdf

Personposter BETA

Alfredsson, Jon

Søk i DiVA

Av forfatter/redaktør
Alfredsson, Jon
Av organisasjonen

Søk utenfor DiVA

GoogleGoogle Scholar
Totalt: 561 nedlastinger
Antall nedlastinger er summen av alle nedlastinger av alle fulltekster. Det kan for eksempel være tidligere versjoner som er ikke lenger tilgjengelige

urn-nbn

Altmetric

urn-nbn
Totalt: 729 treff
RefereraExporteraLink to record
Permanent link

Direct link
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Annet format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annet språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf