miun.sePublikationer
Ändra sökning
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf
Pseudo floating-gate design limitations in Nano-CMOS with low power supply
Mittuniversitetet, Fakulteten för naturvetenskap, teknik och medier, Institutionen för informationsteknologi och medier. (Electronics design division)
Department of Informatics, University of Oslo.
2008 (Engelska)Ingår i: Proceedings of IFIP VLSI-SOC Conference 2008: Rhodes, Greece, October 2008, 2008Konferensbidrag, Publicerat paper (Refereegranskat)
Abstract [en]

This paper shows simulation results from a recentlyproposed Pseudo Floating-Gate (PFG) technique for use insubthreshold. The design and simulations is performed in a 120nm process CMOS technology and show that there arelimitations that will make subthreshold PFG very difficult tomanufacture with full functionality. The simulations showlimitations in fan-in that will contribute to making it harder tomanufacture structures that have small area or a higharithmetic complexity per active element. It also showbandwidth limitations for the input and output signals.As a complement to the simulations of our PFG design we havealso made a summary of several different kinds of PFGtechniques that are previously developed and some of theirlimitations. The summary also tries to determine where thePFG techniques originates from and present an overview of themost obvious limitations they have.

 

Ort, förlag, år, upplaga, sidor
2008.
Nyckelord [en]
low power digital cmos subthreshold floating-gate design
Nationell ämneskategori
Elektroteknik och elektronik
Identifikatorer
URN: urn:nbn:se:miun:diva-7568OAI: oai:DiVA.org:miun-7568DiVA, id: diva2:127774
Projekt
STC - Sensible Things that CommunicateTillgänglig från: 2009-01-07 Skapad: 2008-12-10 Senast uppdaterad: 2010-03-16Bibliografiskt granskad
Ingår i avhandling
1. Limitations of subthreshold digital floating-gate circuits in present and future nanoscale CMOS technologies
Öppna denna publikation i ny flik eller fönster >>Limitations of subthreshold digital floating-gate circuits in present and future nanoscale CMOS technologies
2008 (Engelska)Doktorsavhandling, sammanläggning (Övrigt vetenskapligt)
Ort, förlag, år, upplaga, sidor
Sundsvall: Mid Sweden University, 2008. s. 129
Serie
Mid Sweden University doctoral thesis, ISSN 1652-893X ; 54
Nationell ämneskategori
Elektroteknik och elektronik
Identifikatorer
urn:nbn:se:miun:diva-7567 (URN)978-91-85317-97-4 (ISBN)
Disputation
(Engelska)
Handledare
Tillgänglig från: 2008-12-10 Skapad: 2008-12-10 Senast uppdaterad: 2011-02-06Bibliografiskt granskad

Open Access i DiVA

fulltext(68 kB)577 nedladdningar
Filinformation
Filnamn FULLTEXT01.pdfFilstorlek 68 kBChecksumma SHA-512
9d1f0ff63c4a77bceda5383bf385587ba8fb2e040b6002c89abb39147ce60d8ff6facd3fdd26db9e4ca011fc58b55e13125481ba320b7277d996524bc44758c5
Typ fulltextMimetyp application/pdf

Personposter BETA

Alfredsson, Jon

Sök vidare i DiVA

Av författaren/redaktören
Alfredsson, Jon
Av organisationen
Institutionen för informationsteknologi och medier
Elektroteknik och elektronik

Sök vidare utanför DiVA

GoogleGoogle Scholar
Totalt: 577 nedladdningar
Antalet nedladdningar är summan av nedladdningar för alla fulltexter. Det kan inkludera t.ex tidigare versioner som nu inte längre är tillgängliga.

urn-nbn

Altmetricpoäng

urn-nbn
Totalt: 742 träffar
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf